Leiterbahn

Leiterbahnen (auch Leitbahn oder selten Leitungsbahn) sind in der Mikroelektronik elektrisch leitende Verbindungen mit zweidimensionalem Verlauf, das heißt in einer Ebene, der sogenannten Leiterbahn- oder Metallisierungsebene. Sie werden zur Verbindung von elektronischen Bauelementen auf Leiterplatten und integrierten Schaltkreisen eingesetzt, das heißt, sie dienen zur Strom- bzw. Spannungsversorgung, Signalübertragung und auch zur Temperaturableitung.

Schematischer Querschnitt durch einen CMOS-Chip vom Anfang der 2000er Jahre. Zu sehen sind 5 Leiterbahnebenen aus Kupfer (orange), die durch elektrisch isolierende Ebenen mit Vias aus Kupfer getrennt sind.

Leiterplatten für sehr einfache Schaltungen können unter Umständen mit nur einer Leiterbahnebene auskommen, die beispielsweise auf einer Seite einer Leiterplatte aufgebracht und strukturiert wurden. Doch können die wenigsten Schaltungen so stark entflochten werden, dass sich bei nur einer Ebene keine Leiterbahnen kreuzen. Mit Ausnahme einiger Fertigungstricks, wie Überbrückungen einer Leiterbahn mithilfe eines Bauelements, ist daher mindestens eine weitere Ebene notwendig, beispielsweise zweiseitige Leiterplatten. Bei modernen, sehr komplexen Leiterplatten werden daher mehrlagige sogenannte Mehrebenen- bzw. Multilayer-Leiterplatten verwendet, bei denen sich Leiterbahnebenen und elektrisch isolierende Ebenen (z. B. faserverstärkter Kunststoff) abwechseln. Die Verbindung zwischen einzelnen Leiterbahnebenen erfolgt mithilfe vertikaler, elektrisch leitender Verbindungen, sogenannter Vias (englisch vertical interconnect access).

Bei integrierten Schaltkreisen werden die Leiterbahnebenen in der Regel immer nur auf einer Seite des Substrates (meist ein Wafer aus Silizium) gefertigt und mit zunehmendem Abstand von der Chipoberfläche immer dicker. Derzeitige Spitzenprodukte benötigen dabei bis zu zwölf Leiterbahnebenen, z. B. Llano-Serie von AMD (elf Kupferebenen) oder Virtex-5 von Xilinx (zwölf Ebenen: elf Kupfer + eine Aluminium).

Als Leiterbahnmaterial wird ein gut elektrisch leitfähiges und verhältnismäßig günstiges Material benötigt (wirtschaftliche Herstellung). Daher kommt bei Leiterplatten in der Regel Kupfer zum Einsatz. Bei integrierten Schaltkreisen wurde lange Zeit nahezu ausschließlich Aluminium (in der Regel in einer Aluminium-Kupfer-Legierung) verwendet, das sich nach einer ganzflächigen Abscheidung (physikalische Gasphasenabscheidung) leicht durch Trockenätzen strukturieren lässt. Heutige Spitzenprodukte benötigen jedoch bessere elektrisch leitende Materialien, daher sind auch hier viele Hersteller auf Kupfer-Leiterbahnen umgestiegen. Da sich Kupfer nicht durch Trockenätzen strukturieren lässt, mussten hierfür jedoch neue Techniken (galvanische Abscheidung, chemisch-mechanische Planarisierung, Diffusionsbarrieren usw.) eingeführt werden, die den Herstellungsprozess komplexer und damit teurer werden lassen.

Damit keine Kurzschlüsse oder hohen Verlustströme auftreten, müssen die Leiterbahnen elektrisch gut voneinander isoliert sein. Aufgrund des Schichtaufbaus einer Verdrahtung mit mehreren Ebenen kann hierbei das Dielektrikum bzw. können die Dielektrika hinsichtlich ihrer Funktion in zwei Klassen aufgeteilt werden: 1.) das Dielektrikum zwischen den Leiterbahnen in einer Ebene (inter-metal dielectric[1], IMD) und 2.) das Dielektrikum zwischen zwei Leiterbahnebenen (englisch inter-level dieletric[2], ILD).

Anmerkungen

  1. Ein inter-metal dielectric (IMD) bezeichnet das dielektrische Material zwischen zwei Leiterbahnen in derselben Ebene.
  2. Ein inter-level dielectric (ILD) bezeichnet das dielektrische Material zwischen zwei Leiterbahnenebenen, das heißt, das Material in der verbindenden Via-Schicht.

Auf dieser Seite verwendete Medien

Aufbau CMOS-Chip 2000er.svg
(c) Cepheiden, CC BY-SA 3.0
Beispielhafter schematischer Aufbau eines CMOS-Chips, wie er Anfang der 2000er verwendet wird. Dargestellt werden LDD-MISFETs auf einem SOI-Siliciumsubstrat, fünf Metallisierungsebenen und ein Lotkontakt für die Flip-Chip-Kontaktierung. Außerdem sind die Arbeitsabschnitte FEOL (front-end of line), BEOL (back-end of line) sowie das Teile vom back-end bzw. packaging gekennzeichnet.